朝翔FPGA培訓(xùn)
一、 培訓(xùn)對象:科研院所、大專院校、公司企業(yè)使用FPGA器件進行科研、教學(xué)和產(chǎn)品開發(fā)的工程師、教師等工程技術(shù)人員。
二、授課方法:采用理論與上機實踐同步的專題講解,結(jié)合交流、討論、案例分析等互動的方式,學(xué)習(xí)后向經(jīng)考核合格的學(xué)員頒發(fā)*高科技產(chǎn)業(yè)化研究會證書。并為學(xué)員與專家、學(xué)員與學(xué)員之間建立廣闊的交流平臺,使學(xué)員在學(xué)習(xí)后也可以與專家共同解決在自己工作實踐中碰到的困惑與難題。
三、授課內(nèi)容:
*階段 學(xué)習(xí)目標(biāo) :
課程主要幫助學(xué)員了解FPGA系統(tǒng)設(shè)計的三個基本原則, 掌握三種常用技巧,學(xué)會使用uartusII軟件提供的三類典型IP核。此外,還將介紹如何利用ModelSim軟件,對FPGA系統(tǒng)進行仿真驗證,以及測試激勵文件的設(shè)計方法。
(1)三個設(shè)計基本原則,包括面積和速度的平衡互換原則,硬件可實現(xiàn)原則和同步設(shè)計原則。
(2)三個個常用操作技巧,包括乒乓操作,串并轉(zhuǎn)換操作和流水線操作等技巧。
(3)三個常用IP模塊使用,包括片上的存儲器(DPRAM、FIFO、ROM),鎖相環(huán)(PLL)和串行收發(fā)器(SERDES)等。
(4)FPGA設(shè)計仿真驗證的原理和方法
(5)仿真測試文件(Testbench)的設(shè)計方法
(6)ModelSim軟件的使用技巧
(7)基于模型的系統(tǒng)仿真平臺構(gòu)建方法
(8)異步SRAM的操作時序
實戰(zhàn)訓(xùn)練一:
訓(xùn)練題目:FPGA片上雙口RAM乒乓讀寫操作
訓(xùn)練知識點:
◇ ModelSim軟件工程創(chuàng)建 ◇ ModelSim軟件進行功能仿真(前仿真)
◇ ModelSim軟件進行時序仿真(后仿真) ◇ FPGA片上雙口RAM存儲器的操作時序設(shè)計
◇ 乒乓操作技巧 ◇ 鎖相環(huán)(PLL)的使用 ◇ 測試文件(Testbench)的設(shè)計方法
實戰(zhàn)訓(xùn)練二:
訓(xùn)練題目:異步SRAM存儲器讀寫操作
訓(xùn)練知識點:
◇ ModelSim軟件操作技巧 ◇ SRAM存儲器的操作時序設(shè)計
◇ 基于模型的系統(tǒng)仿真方法
第二階段 學(xué)習(xí)目標(biāo) :
目前, FPGA應(yīng)用最廣泛的領(lǐng)域是數(shù)據(jù)采集和接口互聯(lián)。通過本節(jié)課程的學(xué)習(xí),學(xué)員可以掌握采集ADC的數(shù)據(jù)的方法和技巧。介紹了如何利用FPGA來實現(xiàn)接口通信。通過數(shù)字變焦系統(tǒng)實例分析,學(xué)員可以對數(shù)據(jù)的采集和處理系統(tǒng)有個完整的認識。此外,本節(jié)內(nèi)容對FPGA+DSP的系統(tǒng)也做了分析和介紹。
(1)AD/DA轉(zhuǎn)換器接口設(shè)計
◇ 選擇正確的時鐘采樣邊沿 ◇ 選擇適合的同步頭檢測方法
◇ 選擇有效的緩存策略
(2)利用FPGA實現(xiàn)USB2。0高速通信接口
◇ 接口原理和實現(xiàn)方法 ◇ 接口的通訊協(xié)議
◇ 接口的典型應(yīng)用 ◇ 接口的FPGA實現(xiàn)
(3)典型實例分析:數(shù)字變焦系統(tǒng)設(shè)計
◇ 設(shè)計需求分析和功能定義; ◇ 工作原理分析;
◇ 數(shù)學(xué)公式簡化; ◇ 算法優(yōu)化;
◇ HDL代碼設(shè)計優(yōu)化; ◇ FPGA內(nèi)部結(jié)構(gòu)設(shè)計和優(yōu)化;
◇ 硬件實現(xiàn);
實戰(zhàn)訓(xùn)練三:
訓(xùn)練題目:SignalTAP II 邏輯分析儀實踐
訓(xùn)練知識點:
◇ 利用邏輯分析儀SignalTapII工具調(diào)試電路
實戰(zhàn)訓(xùn)練四:
訓(xùn)練題目:接口通信
訓(xùn)練知識點:
◇ ModelSim軟件操作技巧 ◇ 接口模塊的原理和設(shè)計實現(xiàn)
◇ FPGA通過接口實現(xiàn)和PC機通信
第三階段 學(xué)習(xí)目標(biāo):
通過本節(jié)課程的學(xué)習(xí),學(xué)員可以掌握基于IP核的FPGA設(shè)計方法。通過對應(yīng)用最為廣泛的SDRAM控制器IP實例分析,學(xué)員可以對基于IP核的設(shè)計流程有完整的認識。此外,本節(jié)內(nèi)容對FPGA+DSP的系統(tǒng)也做了分析和介紹。
(1)SDRAM控制器IP核設(shè)計
◇ SDRAM控制器的時序 ◇ SDRAM控制器的時序
◇ SDRAM控制器的仿真與測試
(2)利用SDRAM控制器實現(xiàn)超大容量FIFO緩存器
◇ 利用SDRAM實現(xiàn)FIFO的原理 ◇ 利用SDRAM控制器來實現(xiàn)FIFO的方法
(3)基于FPGA+DSP的協(xié)同處理平臺的優(yōu)勢和適用領(lǐng)域
(4)基于FPGA+DSP的協(xié)同處理平臺的設(shè)計流程
(5)FPGA與DSP的通信接口設(shè)計
實戰(zhàn)訓(xùn)練五:
訓(xùn)練題目:SDRAM控制器IP核的使用
訓(xùn)練知識點:
◇ ModelSim軟件操作技巧 ◇ 基于IP核的設(shè)計仿真流程 ◇ SDRAM控制器的設(shè)計實現(xiàn)