天才教育網(wǎng)合作機(jī)構(gòu) > 廣州特殊工種培訓(xùn)機(jī)構(gòu) > 廣州電工證培訓(xùn)機(jī)構(gòu) >

廣州強(qiáng)智數(shù)碼科技有限公司

歡迎您!
朋友圈

400-850-8622

全國統(tǒng)一學(xué)習(xí)專線 9:00-21:00

位置:廣州特殊工種培訓(xùn)班 > 廣州電工證培訓(xùn)班 > 廣州CPLD/FPGA邏輯編程班

廣州CPLD/FPGA邏輯編程班

廣州CPLD/FPGA邏輯編程班

授課機(jī)構(gòu): 廣州強(qiáng)智數(shù)碼科技有限公司

課程價(jià)格: 請咨詢客服

開班時(shí)間:隨到隨學(xué)

上課地址: 請咨詢客服

優(yōu)惠價(jià)格: 請咨詢客服

咨詢電話:400-850-8622

課程介紹

發(fā)布日期:2011-10-11 15:56

 

FPGA培訓(xùn)班(CPLD培訓(xùn))     課程背景

本培訓(xùn)課程主要幫助學(xué)員進(jìn)行 CPLD/FPGA 的系統(tǒng)學(xué)習(xí),以工程實(shí)踐為例,深入探討目前業(yè)界*、*的器件,講授業(yè)界*秀的集成環(huán)境,最簡潔的開發(fā)流程,和業(yè)界*的軟處理技術(shù)。每次課程都配有相關(guān)實(shí)驗(yàn),實(shí)驗(yàn)可以在ALTERA和XILINX兩個公司的FPGA硬件平臺上進(jìn)行,培訓(xùn)學(xué)員可以根據(jù)自身情況選擇開發(fā)環(huán)境。通過實(shí)驗(yàn),學(xué)員可以更好的理解消化課堂知識,工程實(shí)踐水平會得到迅速提高

主要培訓(xùn)對象

FPGA系統(tǒng)的軟件和硬件開發(fā)工程師,電子類專業(yè)的*生和研究生 、電子硬件工程師等

教學(xué)重點(diǎn)

重點(diǎn)講述如何用VERILOG HDL硬件描述語言,在ALTERA的集成開發(fā)環(huán)境UARTUSⅡ下,以合理的邏輯資源描述出一個健壯性強(qiáng)的硬件電路。本課程通過理論與多個實(shí)驗(yàn)的結(jié)合,讓學(xué)員能夠充分理解與掌握CPLD/FPGA在實(shí)際工作中的應(yīng)用。

教學(xué)目標(biāo)

培養(yǎng)學(xué)員熟練掌握和使用基于CPLD/FPGA的數(shù)字系統(tǒng)開發(fā)工具、開發(fā)流程(ALTERA和XILINX可選),能夠獨(dú)立解決開發(fā)中常見問題,能夠自主進(jìn)行成熟的基于CPLD/FPGA的數(shù)字系統(tǒng)設(shè)計(jì)。

任課教師

【王老師】
● 1998年畢業(yè)于長江*電信電子儀器及測量技術(shù)專業(yè),本科。我國單片機(jī)專家徐愛鈞教授之門生。 曾先后在職業(yè)技術(shù)學(xué)校及大型電子公司擔(dān)任電子技術(shù)教師及單片機(jī)培訓(xùn)師,有豐富的職業(yè)教學(xué)經(jīng)驗(yàn)。 曾先后在國際國內(nèi)*企業(yè)如山水音響,樂聲集團(tuán),好幫手車載,迪士譜廣播等任單片機(jī)軟硬件開發(fā)工程師/項(xiàng)目工程師/經(jīng)理等職,有著十來年的實(shí)際產(chǎn)品開發(fā)經(jīng)驗(yàn)及培訓(xùn)經(jīng)驗(yàn)。

【袁老師】
● 近十年電子產(chǎn)品軟硬件開發(fā)經(jīng)驗(yàn),其中單片機(jī)開發(fā)經(jīng)驗(yàn)6年,FPGA開發(fā)經(jīng)驗(yàn)4年,DSP開發(fā)經(jīng)驗(yàn)3年.開發(fā)管理經(jīng)驗(yàn)3年. 現(xiàn)就職于廣州某大型高科技開發(fā)公司擔(dān)任項(xiàng)目工程師。

教材

◆《Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程》
◆《CPLD/FPGA可編程邏輯多媒體教程》 (附送) 課程進(jìn)度安排 (注:可根據(jù)學(xué)員需要,針對性設(shè)計(jì)課程,以便在實(shí)際工作應(yīng)用) 收 費(fèi) 標(biāo) 準(zhǔn) 晚班+周日/雙休(70課時(shí)) 個人及企業(yè)請致電咨詢 課 程 大 綱 課 程 內(nèi) 容

 

EDA技術(shù)簡介以及CPLD/FPGA 基礎(chǔ)知識,uartusII軟件入門   *天 CPLD/FPGA技術(shù)的發(fā)展歷史階段和代表技術(shù) CPLD/FPGA 技術(shù)概念和發(fā)展現(xiàn)狀 單片機(jī),CPLD/FPGA,DSP的區(qū)別 與CPLD/FPGA設(shè)計(jì)相關(guān)數(shù)字電路基礎(chǔ)知識復(fù)習(xí) cpld/fpga設(shè)計(jì)中幾個基本概念 使用uartusⅡ設(shè)計(jì)數(shù)字電路的基本流程 CPLD/FPGA 典型應(yīng)用領(lǐng)域一:替代傳統(tǒng)數(shù)字電路 CPLD/FPGA 典型應(yīng)用領(lǐng)域二:接口控制器 CPLD/FPGA 典型應(yīng)用領(lǐng)域三:數(shù)字信號處理 上機(jī)實(shí)踐(可編程邏輯器件集成開發(fā)環(huán)境uartusⅡ軟件使用實(shí)驗(yàn)) 第二天 FPGA 的設(shè)計(jì)流程和設(shè)計(jì)方法簡介,包括原理圖、波形圖、狀態(tài)轉(zhuǎn)換圖及各種硬件描述語言簡介 CPLD與FPGA的區(qū)別和各自的應(yīng)用領(lǐng)域 ALTERA公司FPGA的特點(diǎn)以及當(dāng)前流行的FPGA產(chǎn)品介紹 單點(diǎn)流水燈VERILOG HDL設(shè)計(jì)代碼講解 單片機(jī)通過CPLD擴(kuò)展外部IO口設(shè)計(jì)講解 上機(jī)實(shí)踐(單點(diǎn)流水燈實(shí)驗(yàn)) 第三天 CPLD/FPGA 的下載及內(nèi)部測試的配置與方法 幾種硬件描述語言的比較 Cpld/fpga數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn) FPGA設(shè)計(jì)規(guī)范 詳細(xì)介紹uartusII軟件環(huán)境和使用方法 上機(jī)實(shí)踐(多點(diǎn)流水燈實(shí)驗(yàn)) 第四天 硬件描述語言(Verilog HDL / VHDL)基本語法和實(shí)踐   VHDL 和Verilog HDL的各自特點(diǎn)和應(yīng)用范圍 Verilog HDL的抽象級別 Verilog HDL的幾個基本概念 Verilog HDL基本結(jié)構(gòu)語言要素與語法規(guī)則 如果設(shè)計(jì)可靠的組合邏輯電路以避免毛刺的產(chǎn)生 ALTERA公司芯片如何處理內(nèi)部三態(tài)電路 典型的Verilog HDL代碼分析 1 典型的Verilog HDL代碼分析 2 上機(jī)實(shí)踐(用原理圖設(shè)計(jì)按鍵開關(guān)燈實(shí)驗(yàn)) 第五天 Verilog HDL 里面的Reg 和 Wire類型定義的用法和區(qū)別 Verilog HDL 里面的阻塞和非阻塞賦值的用法和區(qū)別 Verilog HDL 和C語言的聯(lián)系和區(qū)別 Verilog HDL 里面的系統(tǒng)任務(wù)和函數(shù)的調(diào)用方法 Verilog HDL 里面最常用的兩個語句IF和CASE的使用方法和注意事項(xiàng) Verilog HDL組合邏輯語句結(jié)構(gòu)和設(shè)計(jì)要點(diǎn) Verilog HDL時(shí)序邏輯語句結(jié)構(gòu)和設(shè)計(jì)要點(diǎn) Verilog HDL 程序設(shè)計(jì)中需要注意的問題 典型電路設(shè)計(jì)實(shí)例,如雙向電路及三態(tài)控制電路設(shè)計(jì) 上機(jī)實(shí)踐(用原理圖設(shè)計(jì)時(shí)鐘實(shí)驗(yàn)) 第六天 FPGA設(shè)計(jì)進(jìn)階及工程設(shè)計(jì)中應(yīng)該注意的問題  

設(shè)計(jì)輸入方法(原理圖,波形圖,狀態(tài)轉(zhuǎn)換圖 ,HDL 語言, EDIF , LPM ,IP Core)

Verilog HDL 里面的任務(wù)(TASK) 和函數(shù)(FUNCTIONG)的聯(lián)系和區(qū)別

有限狀態(tài)機(jī)的設(shè)計(jì)原理及其代碼風(fēng)格 Verilog HDL 里面可綜合的代碼風(fēng)格 上機(jī)實(shí)踐(用verilog HDL語言設(shè)計(jì)時(shí)鐘實(shí)驗(yàn)) 第七天 邏輯綜合的原則,可綜合的代碼設(shè)計(jì)風(fēng)格,設(shè)計(jì)優(yōu)化和設(shè)計(jì)方法如:速度優(yōu)化與面積優(yōu)化 功能仿真與時(shí)序仿真的區(qū)別和適用條件 結(jié)構(gòu)綜合和布局布線約束規(guī)則 綜合報(bào)告的查看技巧 LogicLock(邏輯鎖定)技術(shù) Signaltap在線邏輯分析儀調(diào)試技術(shù) HDL代碼設(shè)計(jì)的仿真和調(diào)試技巧 FPGA硬件系統(tǒng)設(shè)計(jì)注意事項(xiàng) 12位串行輸入D/A轉(zhuǎn)換器DAC7513設(shè)計(jì)實(shí)例 上機(jī)實(shí)踐(12位D/A轉(zhuǎn)換器DAC7513實(shí)驗(yàn)) 第八天 FPGA工程設(shè)計(jì)實(shí)例和可編程邏輯設(shè)計(jì)指導(dǎo)原則以及FPGA最小系統(tǒng)設(shè)計(jì)方法 16位串行輸入D/A轉(zhuǎn)換器DAC7734設(shè)計(jì)實(shí)例 C51單片機(jī)與FPGA并行通信設(shè)計(jì)實(shí)例。 可編程邏輯設(shè)計(jì)指導(dǎo)原則 FPGA最小系統(tǒng)概念以及硬件系統(tǒng)的構(gòu)成,包括:FPGA主芯片電路設(shè)計(jì),JTAG 下載與調(diào)試接口,異步SRAM存儲器接口電路設(shè)計(jì),F(xiàn)LASH存儲器接口電路設(shè)計(jì),其他外圍電路設(shè)計(jì),電源,時(shí)鐘和復(fù)位電路設(shè)計(jì) FPGA最小系統(tǒng)的調(diào)試方法和技巧 利用最小系統(tǒng)構(gòu)建復(fù)雜系統(tǒng)的方法 上機(jī)實(shí)踐(單片機(jī)與FPGA并行通信實(shí)驗(yàn)) 

 

 

*單片機(jī)網(wǎng)開設(shè)的課程有Protel99 SE 原理圖PCB速成班;電子電路硬件綜合班;51單片機(jī)匯編語言培訓(xùn);單片機(jī)C語言培訓(xùn);ARM原理與驅(qū)動開發(fā)設(shè)計(jì);嵌入式Linux系統(tǒng)開發(fā);DSP數(shù)字信號處理;CPLD編程FPGA培訓(xùn);Delphi程序設(shè)計(jì);平板電視機(jī)原理與維修;單片機(jī)解密加密等絕密技術(shù)培訓(xùn);項(xiàng)目指導(dǎo)就業(yè)班;電子工程師實(shí)訓(xùn)班(Protel99SE PCB速成班+電子電路硬件綜合班+項(xiàng)目);單片機(jī)工程師實(shí)訓(xùn)班(匯編綜合班+C語言提高班+ 項(xiàng)目(百年歷或電子鐘));高級工程師實(shí)訓(xùn)班(電子工程師+單片機(jī)工程師+ 遙控收音功放項(xiàng)目指導(dǎo))等。

更多培訓(xùn)課程,學(xué)習(xí)資訊,課程優(yōu)惠,課程開班,學(xué)校地址等學(xué)校信息,請進(jìn)入 廣州強(qiáng)智數(shù)碼科技有限公司網(wǎng)站詳細(xì)了解
咨詢電話:400-850-8622

如果本頁不是您要找的課程,您也可以百度查找一下:

相關(guān)課程


還沒有找到合適的課程?趕快告訴課程顧問,讓我們顧問馬上聯(lián)系您! 靠譜 的培訓(xùn)課程,省時(shí)又省力!

微信訪問

#tel_020#